防止靜電放電-電路設計
我們的手都曾有過靜電放電(ESD)的體驗，即使只是從地毯上走過然后觸摸某些金屬部件也會在瞬間釋放積累起來的靜電。我們許多人都曾抱怨在實驗室中使用導電毯、ESD 靜電腕帶和其它要求來滿足工業 ESD 標準。我們中也有不少人曾經因為粗心大意使用未受保護的電路而損毀昂貴的電子元件。
對某些人來說 ESD 是一種挑戰，因為需要在處理和組裝未受保護的電子元件時不能造成任何損壞。這是一種電路設計挑戰，因為需要保證系統承受住 ESD 的沖擊，之后仍能正常工作，更好的情況是經過 ESD 事件后不發生用戶可覺察的故障。
與人們的常識相反，設計人員完全可以讓系統在經過 ESD 事件后不發生故障并仍能繼續運行。將這個目標謹記在心，下面讓我們更好地理解 ESD 沖擊時到底發生了什么，然后介紹如何設計正確的系統架構來應對 ESD。
簡單模型
將一個電容充電到高電壓(一般是2kV 至8kV)，然后通過閉合開關將電荷釋放進準備承受 ESD
沖擊的“受損”器件(圖1)。電荷的極性可以是正也可以是負，因此必須同時處理好正負 ESD兩種情況。
圖1：板級 ESD 通常涉及機器模型(MM)和人體模型(HBM)。
破壞受損電路的高瞬態電壓一般具有幾個納秒的上升時間和大約100納秒的放電時間受損電路不同，對正負沖擊的敏感性可能也有很大的不同，因此你需要同時處理好正負沖擊。人體模型(HMB)和機器模型(MM)這兩種最常見模型之間的區別主要在于串聯電阻。人體模型的導電性沒有金屬那么好。
防止過壓損壞的最佳保護措施是用非線性電路進行限壓或鉗位(圖2)。最常用的是專門的二極管，當它們在前向偏置或處于齊納擊穿區時具有很低的阻抗。引入限壓器可以快速引起某些別的事件，因為通過電容放電會有大的浪涌電流經過限壓器。
圖2：基本的限壓電路可以防止過壓損壞
雖然消除了高瞬態電壓，但代之以幾個安培的浪涌電流可能會導致系統中出現其它問題。具
體取決于隨后路徑的總阻抗，浪涌電流可以達到幾個安培。在為芯片設計 I/O 單元時，經常看到4A 至16A 的浪涌電流進入器件。處理如此巨大的瞬態浪涌電流已經成為 ESD 設計中的大問題。限制電壓還算比較容易，但形成的電流可能使系統中其它地方的電路和地發生逆轉。
被限壓器強制導入地的電流將在系統的那個節點中產生感應性振鈴現象(圖3)。電源通常沿著地線傳播，并且是電源去耦電容的函數，因此系統核心仍能正常工作。不過連到電路板上的控制線可能出現混亂，因為它們是相對板外的地而建立的。結果可能在某個位置發生ESD 事件，并致使電路板上的某個輸入端看起來出現故障。
圖3：通過限壓器將大的浪涌電流注入到地將引起 PCB 地的反彈，并表現為連接電感的一個函數
堡壘的作用
利用板級 ESD，你可以嘗試建立一個堡壘，并在“護城河”上建立多個受控的接入點。連接到“城墻”之外的部分可以被廣義地分成幾個類別：協議受控的數據、低帶寬檢測和控制線以及高速接口。前兩個比較容易處理，第三個具有一定程度的挑戰性。讓這三部分免遭ESD 破壞有幾種不同的方法。
不管最終產品是什么樣，某種形式的保護性外殼將成為設備的一部分。隔離外殼內的電路是需要仔細考慮的第一道防線。在理想情況下，連接電路板地的金屬外殼通常能起使用，但現代產品經常采用非導電性的塑料或其它現代材料。
電路設計人員通常沒法控制建造城墻的材料，但對保護堡壘負有不可推卸的責任。在設計外
殼時需要注意，到達機箱外部任何部分的 ESD 都會有無數路徑進入內部電路。
建立一個 PCB 能夠自我防止 ESD 沖擊的堡壘可以從低阻抗的接地方法開始。建立一個地基和正常的電源完整性可以讓印刷電路板(PCB)保持整個板上的信號完整性，即使是受到巨大的地浪涌電流沖擊的時候。
作為一個設計工程師，你會要求每個人系好他們的安全帶，這樣可以對付少量的氣流。飛機可能快速地上下擺動，但如果每個人都系好了安全帶，那么所有人都會固定在原位，飛機也會繼續飛行。在這之后，你需要保護外部連接，并限制 ESD 事件效應。
保護電路應該位于電路板入口位置，而不是入口點的下游。需要處理的可能是電弧問題引起的數千伏電位，或者最好在電路板邊緣位置處理的數安培的浪涌電流。
TVS 限壓器
瞬態電壓抑制(TVS)限制二極管可以用作限壓器。它們分為普通電壓、邏輯電平和電源電壓。常見的電壓種類有：12V、5V、3.3V、2.5V、1.8V 和1.2V。
這個數字應該看起來比較熟悉，因為這些器件是專門針對與許多 CMOS 器件有關的需求設計的。一種規格不可能滿足所有需求，它們應該是適合要保護器件的正確電壓。
現代 CMOS 工藝顯著降低了電源電壓，以保護沒有很多設計余量且電壓范圍有限的晶體管，這點值得我們尊敬。這些器件一般使用代工工藝制造，這種代工工藝可以用小型封裝提供具有低阻抗特性的大電流器件。
在輸入線上放置 TVS 限壓器可以保護輸入端免遭 ESD 的破壞性損害(圖4)。但這種限壓器無法處理在主機處理時發生的信號混亂現象，也無法處理由于巨大的地電流浪涌而發生的逆轉效應。
圖4：簡單的限壓電壓可以提供過壓保護，但可能導致浪涌電流問題。浪涌電流應該被限制，而信號應該保持相對局部地的穩定性。
如前所述，HBM 和 MM 之間的性能區別是非常大的。在許多情況下，在 TVS 器件之前增加一些串聯電阻有助于限制電流浪涌，并減少地線反彈。與 HBM 一樣，最終結果是減少系統應力。
通常帶寬限制本身不會解決 ESD 問題。低通濾波器對小型 ESD 的衰減也要求60dB 至150dB才能消除瞬態電壓，這對簡單的無源濾波器來說是很難做到的。TVS 限壓器可以將信號下拉到電源軌之間。
然后一階 RC 電路可以用來保持信號的完整性(圖4)。電容也可以穩定相對于局部地的輸入電壓。這種方法可以很好地保護數量很多的低帶寬輸入，包括“設置并忘記的”控制線、傳感器輸入和類似對象。
雖然我們討論的大部分內容是保護 PCB 的輸入端口，但輸出端口保護也是類似的。TVS 限壓器和附加電阻在這里也很合適。限制電壓有助于防止半導體損壞，并保護具有電壓限制的其它部件。
串聯電阻也有助于地的穩定。此外，讓 ESD 浪涌電流遠離數字芯片的 I/O 單元可以防止芯片內部出現地線反彈，從而允許處理器在外部限壓器吸收浪涌電流沖擊時保持正常工作。
芯片內部的 ESD
基于多種原因，IC 內部的 ESD 保護功能有些折衷。硅片和金屬都針對 IC 的核心功能作了優化，不適合用于大電流工作。專門的 TVS 器件使用針對大電流電路優化過的硅片，具有比普通 CMOS 中的 PN 結更高的性能。
另外，具有大電流 ESD 保護功能的 I/O 單元會占用相當大的空間，從而推升 IC 成本。而且IC 上的高頻引腳通常沒辦法附加大尺寸的 ESD 保護電路，因為它會產生容性負載。
作為一般經驗，芯片內部的 ESD 保護程度只是足以完成 IC 生產并焊接到 PCB 上，但缺少應用環境通常需要的魯棒性保護性能。如果連接需要離開 PCB，通常需要利用外部裝置進行進一步的保護。
數據通信端口
正確設計的通信端口會使用魯棒性的協議，協議中包含了通用使用循環冗余檢查(CRC)編碼來測試數據的完整性。以太網、USB 和 CAN 總線都開發了 CRC 編碼并隨數據一起傳送。設計正確的接收器將檢查 CRC 編碼是否匹配所發送的數據。如果不匹配，表示要么數據要么 CRC編碼發生了錯誤，將發出重新發送數據的請求。
由于 ESD 事件持續時間不到100ns，因此 CRC 檢查、驗證和重新發送過程通常以不可見的方式處理 ESD。最終用戶一般從未意識到損壞的信息得到了糾正。其它一些協議的結構中沒有保護措施。
I2C、串行外設接口(SPI)和系統管理總線(SMBus)通信設計在 PCB 上工作，無法驗證和糾正數據。如果有些數據要離開電路板，確保你有方法驗證數據的有效性。
大多數現代通信路徑采用差分方式，即使用某種形式的低壓差分信號(LVDS)。每個 LVDS連接需要像所有其它信號一樣受到 TVS 保護。磁場隔離(以太網常用)和共模扼流圈有助于解決由于 ESD 事件中的地線反彈產生的共模變化問題。在輸入信號與 PCB 不共享同一個地時，應該采取光學隔離或磁場隔離措施。
要求完善的數據完整性但不包含誤碼檢查的高速數據流在防止 ESD 沖擊方面難度特別大。理解器件如何提供高于1GB/s 的串行數據速率和完整的通信協議保護可以避免這個問題。
模擬信號與數字智能
離開或進入電路板的任何模擬信號都需要基本的 TVS 保護。需要考慮連接通道的帶寬以判斷下一步應采取其它什么措施。大多數模擬控制信號、運動控制系統、音頻和指示燈不需要更多的措施，因為所用器件的響應時間較長。射頻前端是通信通道的物理層，由作為協議一部分的檢錯機制提供自我糾正。
硬件只能提供這么多保護。如果系統中心的某個處理器需要完成監聽和控制，那么還需要一些選項。這里介紹的技術能使你的處理器不再丟失，或需要經過復位周期。在這個主機控制下到底發生了什么則是需要考慮的另外一回事。
一般來說，你需要在處理器代碼中編入一些智能，以便它能識別錯誤的信息并進行正確的處理。通過時分輪詢端口可以方便地解決慢速檢測和控制線問題。由于 ESD 事件非常短暫，如果對幾個毫秒內的多個樣本來說端口上的數據保持穩定，那么系統就不存在 ESD 這種災難性事件。
此外，作為再現過程的一部分，輸出可以被刷新。如果處理器是存儲器單元這一步是不需要的，但如果數據是通過遠程鎖定的，那就需要用刷新例程來管理破壞事件。
