CST模型仿真速度比較慢

按照一篇論文進行的仿真，有以下幾個問題：
1.仿真的速度比較慢，不知道是不是模型設置的問題
2.重要的是結果差很多啊
迷惑中。。（文章以及cst模型附于下）

我得出的結果：
其中，你的端口阻抗沒設置對，介質板相對介電常數應該為2.2，而不是16呀，設為16的話算出端口阻抗為20多，2.2就為55歐姆左右，然后負載端，直接加端口2，自動匹配就可以了

karcsija
你有沒有看這個仿真的增益和頻率的曲線啊，要是有的話能不能貼出來看看啊

karcsija [/b
對，介質板是沒設置對，不過我是想把頻段再降低一些，其中的傳輸線寬度有按50歐姆的計算吧，我再檢查一下。還有個問題就是，負載端我用的是lunmped elements，阻值設為50歐姆，這樣不對么？