高速信號(hào)系列（六）高速信號(hào)輻射影響因素之回流路徑
01、多層板高速信號(hào)回流路徑設(shè)計(jì)
采用多層板設(shè)計(jì)時(shí)，通常會(huì)為差分信號(hào)提供完整的參考平面。有時(shí)，會(huì)因?yàn)樾盘?hào)密度，成本控制因素，差分信號(hào)存在換層的情況，如果差分信號(hào)換層后回流路徑設(shè)計(jì)不當(dāng)，同樣會(huì)造成嚴(yán)重的輻射問題。
針對(duì)多層板高速信號(hào)回流路徑設(shè)計(jì)，建議遵循如下原則：
多層板設(shè)計(jì)時(shí)，差分信號(hào)兩側(cè)不做包地設(shè)計(jì)，但需保證每組差分信號(hào)之間，以及與其它信號(hào)布線間距保持3W設(shè)計(jì)原則，以鄰近層參考平面為回流路徑。
多層板設(shè)計(jì)時(shí)，差分信號(hào)布線由一個(gè)表層切換到另一個(gè)表層布線時(shí)，需關(guān)注回流路徑的切換且應(yīng)保障回流路徑的屬性不變。（即回流路徑在電源平面與地平面之間切換的情況應(yīng)給予避免）且需增加回流路徑換層伴隨過孔。
多層板設(shè)計(jì)時(shí)，差分信號(hào)應(yīng)保持在表層布線，避免由表層布線換層到內(nèi)層布線的情況，因?yàn)橛晌Ь€變成帶狀線阻抗控制需要調(diào)整，阻抗調(diào)整則意味著阻抗不連續(xù)。
多層板設(shè)計(jì)時(shí)，差分信號(hào)鄰近參考回流層應(yīng)保持完整，避免跨分隔情況，否則會(huì)增大回流面積，導(dǎo)致嚴(yán)重的輻射問題。
多層板設(shè)計(jì)時(shí)，應(yīng)避免差分信號(hào)的多次換層，減少阻抗不連續(xù)的影響。
02、雙層板高速信號(hào)回流路徑設(shè)計(jì)
采用雙層板設(shè)計(jì)時(shí)，回流路徑有兩種設(shè)計(jì)方式，且兩種設(shè)計(jì)方式的優(yōu)劣，前文已經(jīng)做了深入的分析。不管是采用單層布線另一層提供完整參考平面的設(shè)計(jì)方式，還是采用信號(hào)包地線提供回流路徑的設(shè)計(jì)方式，其回流路徑低阻抗設(shè)計(jì)難度都較大，下面就分別針對(duì)兩種情況分別討論。
2.1、單層布線另一層提供完整參考平面的設(shè)計(jì)方式：
采用單層布線另一層提供完整參考平面的設(shè)計(jì)方式時(shí)，PCB設(shè)計(jì)注意事項(xiàng)如下：
差分信號(hào)兩側(cè)不做包地處理，不同組差分信號(hào)之間保持3W原則，與其它信號(hào)布線同樣需保持3W原則（或者增加地線隔離）。
整個(gè)差分信號(hào)線跡鄰近層都保持參考平面的完整性，防止參考平面跨分隔回流路徑面積增大，從而導(dǎo)致嚴(yán)重的輻射問題。
2.2、采用信號(hào)包地線提供回流路徑的設(shè)計(jì)方式：
雙層板設(shè)計(jì)，差分信號(hào)回流路徑采用兩側(cè)包地線作為回流路徑的方式，在業(yè)界內(nèi)比較通用，PCB設(shè)計(jì)也相對(duì)靈活，隨之而來的是PCB設(shè)計(jì)問題也較多，PCB設(shè)計(jì)注意事項(xiàng)如下：
差分信號(hào)兩側(cè)包地線，在整個(gè)差分信號(hào)線跡長度內(nèi)需保持完整，防止差分信號(hào)回流路徑不完整，導(dǎo)致嚴(yán)重的輻射問題。
差分信號(hào)兩側(cè)包地線，需保持與參考地平面的等電位，防止因?yàn)榈仉娢徊町a(chǎn)生共模電流，導(dǎo)致嚴(yán)重的輻射問題。
差分信號(hào)兩側(cè)包地線作為回流路徑，應(yīng)保持對(duì)稱設(shè)計(jì)（線寬、過孔、完整性），以達(dá)到回流路徑磁場對(duì)消的目的，改善輻射問題。
差分信號(hào)&兩側(cè)包地線相鄰層跨分隔時(shí)，應(yīng)盡量降低跨分隔的長度；當(dāng)跨分隔長度較長時(shí)應(yīng)分段跨分隔，避免兩側(cè)包地線應(yīng)跨分隔太長，無法與參考地平面等電位，產(chǎn)生共模電流，導(dǎo)致嚴(yán)重的輻射問題。
對(duì)于BGA封裝設(shè)計(jì)的芯片，部分芯片差分信號(hào)兩側(cè)的包地線可以直接連接芯片接地引腳，構(gòu)成完整的回流路徑；而部分芯片差分信號(hào)兩側(cè)的包地線在靠近芯片引腳處，需要換層到底層回流到芯片的參考地平面，此時(shí)需保障包地線過孔到的底層參考平面能夠低阻抗的回流到芯片參考地平面。
差分信號(hào)&兩側(cè)包地線相鄰層跨分隔時(shí)，跨分隔后兩側(cè)包地線回流到芯片參考地平面的路徑要保持低阻抗，且回流路徑面積最小化。
