HFSS波端口Wave Port的設(shè)置

        對於非電磁波背景的人，wave port是一個比較抽象的概念，但是在HFSS中是一個很常用的東西，可以把它想成是一個3D立體空間的電磁場輸入，如同一個wave guide。

       以一條傳輸線來說，若以Lump port來激發(fā)，其概念就是接到該net的(電壓/電流)點激發(fā)源；若以一個wave port激發(fā)，其概念就是接到該net的面激發(fā)源，其描述在傳輸線輸入端的整個平面空間的電磁場現(xiàn)象。

        從以上描述不難理解，若Wave port所在的平面空間不夠大，將導致傳輸線周圍的電力線與磁力線涵蓋不夠，所以整個模擬值會偏差較大。

        以線寬W=6mils、線距S=3W=18mils、線長2000mils的 傳輸線為例，堆疊結(jié)構(gòu)則是線銅厚1.4mils，訊號線放在高度58mils的substrate上(Microstrip)，介電係數(shù)4.25，有reference plane.

1. 把wave port建在boundary face of free space上，且這wave port平面貼著傳輸線，如下圖所示，模擬出來的特性阻抗大約136.7~138.5 ohm，與Polar的特性阻抗試算結(jié)果完全吻合。

此處背景空間(free space)的大小，會影響到模擬出來的特性阻抗值

2. Wave port建在PCB substrate的側(cè)邊YZ平面上，且這平面貼著free space，如下圖所示，模擬出來的特性阻抗隨著頻率大幅變化。因為這樣的wave port沒有考慮傳輸線上方空間的電磁效應，所以模擬結(jié)果是錯的

3. Wave port建在PCB substrate的側(cè)邊YZ平面上，且這平面不貼著free space。這樣模擬是跑不出來的，因為除了沒有考慮傳輸線上方空間的電磁效應，在free space boundary與substrate上的wave port之間的空間，沒有電磁場的information

4. 在PCB substrate的側(cè)邊YZ平面上，另建一個"矩形平面"，貼著傳輸線而不貼著free space boundary，在這新建的平面上下wave port，模擬結(jié)果是錯的

5. 在PCB substrate的側(cè)邊YZ平面上，另建一個矩形平面，貼著傳輸線 與free space boundary，在這新建的平面上下wave port，模擬出來的特性阻抗大約137.8~139.1 ohm，與Polar的特性阻抗試算結(jié)果完全吻合。

6. 在PCB substrate的側(cè)邊YZ平面上，另建一個矩形平面，貼著傳輸線 與free space boundary，但這free space只包上半平面，在這新建的平面上下wave port，模擬出來的特性阻抗大約131.8~133 ohm，略小於Polar的特性阻抗試算結(jié)果。

從以上六個wave port的例子，歸納以下兩點結(jié)論：

• Wave port所在的平面，要直接貼著free space boundary

• Wave port平面的大小，不能太小，最少符合以下rule