ESD保護Layout指南

能否成功地保護系統免受靜電放電 (ESD) 的影響，很大程度上取決于印刷電路板 (PCB) 設計。盡管選擇合適的瞬態電壓抑制器 (TVS) 是 ESD 保護策略的基本之道，但不在本文討論范圍內。www.ti.com/esd 上的技術文檔提供了許多 ESD 選擇指南，可指導如何為特定系統選擇適當的 TVS 二極管類型。選擇適當的 TVS 后，利用本“ESD布局指南”列出的策略設計 PCB 布局，將為 PCB 設計人員提供一條成功保護系統免受 ESD 影響的途徑。 1、引言 ESD 事件通常通過用戶接口（如電纜連接）或人工輸入設備（如鍵盤上的某個按鍵）迫使電流 IESD （參閱 圖1-1）迅速進入系統。使用 TVS 保護系統免受 ESD 影響，取決于 TVS 能否將 IESD 分流到地。要優化 PCB 布局實現 ESD 抑制，很大程度上需要設計出阻抗盡可能小的 IESD 接地路徑。在 ESD 事件中，提供給受保護集成電路（受保護 IC）的電壓 VESD 是 IESD 和在其上的電路阻抗的函數。因為設計人員無法控制 IESD，所以降低對地阻抗是將 VESD 最小化的主要方法。 降低阻抗需要解決一些難題。主要問題在于，阻抗不能為零，否則受保護的信號線路就會對地短路。為了能夠在實際中應用電路，受保護的線路需要能夠保持一定的電壓，通常具有高對地阻抗。這就是 TVS 適用的原因。

TVS 是一個二極管陣列（參閱圖 1-2 查看典型示例），其排列對電路中正常存在的電壓有極高的阻抗，但如果電壓超過設計范圍，在 IESD 損壞受保護的系統之前，TVS 二極管將擊穿并將 IESD 分流到地。因此，系統設計人員需要降低針對 IESD 從 ESD 源經 TVS 至地的阻抗。

提供給 IESD 的阻抗是 TVS 的固有阻抗（在 TVS 二極管陣列和封裝中）以及 ESD 源與 TVS 接地之間的 PCB 布局的函數。TVS 通常設計成在其整體設計限制允許的范圍內為 IESD 提供盡可能低的接地阻抗。選擇適當的 TVS后，降低 PCB 布局上 ESD 源與 TVS 接地之間的阻抗是設計中的一個關鍵階段。 快速變化的 IESD 產生的另一個問題是，其關聯的快速變化的電磁場 (EM) 會導致干擾 (EMI) 耦合到 PCB 的其他電路上，在 ESD 源和 TVS 之間的區域尤其如此。一旦 TVS 將 IESD 分流到地，TVS 與受保護 IC 之間的布線應該相對而言不受 EMI 的影響。因此，在 ESD 源與 TVS 之間，未受保護的電路不應與 ESD 保護電路的布線相鄰。為了將 EMI 輻射降至最低，理想情況下，ESD 源與 TVS 之間的電路布線不應有超過 45° 的拐角，或是具有大半徑的曲線。 在如今的 PCB 布局中，布板空間非常寶貴。IC，包括 TVS，都必須設計得非常緊湊。另外，IC 在 PCB 上的放置密度也在不斷地增加。多層 PCB 電路板和布線很大程度上依賴過孔來盡可能提高密度，從而減小系統尺寸，同時增加系統的特性設置。這種 PCB 架構（特別是與層交換和過孔相關）在通過 TVS 將 IESD 分流到地的過程中發揮著重要作用。使用過孔將電路布線到 TVS 的方式可能會在受保護 IC 上產生巨大的 VESD 電壓差。通常，在 ESD源和 TVS 之間放置過孔有不利影響，但在某些情況下，設計人員不得不出此下策。即便在上述情況下，如果處理得當，仍然可以在受保護 IC 上盡可能降低 VESD。 接地方案對于防止 ESD 非常關鍵。對 TVS 使用機箱接地（不同于電感實現的數字和/或模擬接地），可以很好地避免 ESD 相關失效。然而，在多個接地平面上布線高速電路時，這會帶來很大的挑戰。因此，許多設計對受保護電路使用公共接地。接地平面對于 TVS 成功消耗 IESD 卻不增加 VESD 必不可少。地面接地機箱的電氣連接，如用于機箱螺絲的 PCB 接地通孔，直接臨近 TVS 接地和 ESD 源的接地（例如，連接器屏蔽層），為受保護 IC 處的接地偏移保持在最低限度提供了合理的方法。如果系統無法利用機箱地面接地，緊密耦合的多層接地平面可幫助將受保護 IC 處的接地漂移保持在最低限度。 總結這些參數，成功地保護系統免受 ESD 影響的因素包含：?控制 TVS 周圍的阻抗，以消耗 ESD 電流 IESD?限制 EMI 對未受保護的電路的影響?正確使用過孔以將 TVS 消耗的 ESD 最大化?為 TVS 設計阻抗極低的接地方案 2、優化 ESD 耗散的 PCB 布局指南 2.1 優化阻抗以耗除 ESD 在受控 RLC 值以外，PCB 具有固有的寄生效應，對整體電路板性能有益。通常，這種寄生效應對于設計的功能不利。在設計耗除 ESD 的電路時，電感是需要考慮的重要寄生因素。因為（參閱下文“注釋 1”）VESD =Vbr_TVS + RDYN(TVS) IESD + L(dIESD/dt)，且術語 dIESD/dt 非常大，ESD 事件中的強制電流將導致任何電感上的大電壓降。例如，在 IEC 61000-4-2 指定的 8kV ESD 事件中，dIESD/dt = (30A)/(0.8×10^(-9) s) = 4 × 10^10A/s。所以即便只有 0.25nH 的電感，也會給系統帶來額外的 10V 電壓。

圖 2-1 中顯示了四個寄生電感器：L1 和 L2 是 ESD 源（通常是一個連接器）和 TVS 之間電路中的電感，L3 是TVS 和接地端之間的電感，L4 是 TVS 和受保護 IC 之間的電感。 在不考慮過孔的情況下，電感器 L1 和 L4 通常取決于設計約束，如阻抗控制的信號線。然而，通過使 L4 遠大于 L1， IESD 仍可以“轉向”到 TVS。通過在 PCB設計規則允許的情況下將 TVS 布放到接近到 ESD 源的位置，同時使受保護 IC 遠離 TVS（例如接近 PCB 中間）來實現這一點。這可以有效產生 L4 >> L1 的效果，幫助將 IESD 分流到 TVS。靠近連接器布放 TVS 也會減輕輻射進系統中的 EMI。在設計良好的系統中， L2 處的電感器是不應該存在的。這表示 TVS 和受保護線路之間存在殘樁。應避免這種設計做法。受保護線路應直接從 ESD 源連接到 TVS 的引腳，理想情況是路徑上沒有過孔。L3處的電感器表示 TVS 和接地端之間的電感。該電感值應盡可能地降低，并且可能是影響 VESD 的最主要寄生效應。 提供給“受保護線路”節點的電壓將為 VESD = Vbr_TVS + IESD RDYN(TVS) + (L2 + L3)(dIESD/dt)。因此 PCB 設計人員需要盡可能減少 L3 并消除 L2。 盡可能減少 L3 的方法在節2.4中進行了介紹。盡可能減少 L1 的方法在節 2.2 和節 2.3 中進行了介紹。 小結 ?盡可能減小 ESD 源與通過 TVS 的接地路徑之間的電感?在設計規則允許的情況下，將 TVS 放置在連接器附近?使受保護 IC 與 TVS 之間的距離遠遠超過 TVS 到連接器的距離?請勿在 TVS 和受保護線路之間使用殘樁，直接從 ESD 源布線到 TVS?盡可能減小 TVS 與接地之間的電感至關重要 2.2、限制 ESD 帶來的 EMI 如果沒有適當的抑制步驟，像具有高 di/dt 的 ESD 這樣的快速瞬變可能會導致 EMI。對于 ESD，主要輻射源將位于ESD源和TVS之間的電路中。因此，PCB 設計人員應當考慮將此區域設置為未受保護 PCB 布線的排除區域，因為它可能通過直接接觸 IC 或將更多 EMI 帶入系統進而輻射更多 EMI，從而導致系統損壞。即便 L1 處沒有電感（如圖 2-1 所示），ESD 期間快速變化的電場也會耦合到附近的電路上，從而在意外的電路上產生不需要的電壓。L1 的任何電感都會放大 EMI。 圖 2-2 顯示了 ESD 源與 TVS 之間一條臨近受保護線路的無保護線路。應避免這種做法。在 ESD 事件中，ESD源與 TVS 之間將有很大的 dIESD/dt。此路徑上的布線將輻射 EMI，而所有附近布線都會產生由 EMI 感應的電流。如果這些布線沒有 TVS 保護，無保護線路中的感應電流可能導致系統損壞。 如果 ESD 源與 TVS 之間的受保護線路有任何過孔，這些原則同樣適用于過孔穿過的任何層，無保護線路不應當臨近過孔。

PCB 布局的另一方面是考慮 ESD 源與 TVS 之間拐角的樣式。拐角往往會在 IESD 期間輻射 EMI。從 ESD 源到TVS 的最佳布線方法是使用盡可能短的直線路徑。除了降低 IESD 接地路徑中的阻抗，縮短此路徑的長度也能減少在系統內部輻射的 EMI。如果需要拐角，則應以最大半徑彎曲走線，如果 PCB 技術不允許彎曲布線，則 45° 拐角是最大角度。

在圖 2-3 中，注意對于 90° 拐角，該拐角是一個重大的 EMI 來源。該拐角處的電場至少有 7kV。這會使任何小于2.6mm 的半徑（在空氣中）產生電?。x子化）。45° 曲線的 EMI 則不那么明顯。為進一步顯示拐角樣式的影響，圖 2-4 繪制了采用這三種拐角類型的平行布線間產生的串擾。90° 拐角的耦合高于其他拐角，尤其是在 ESD頻率成分區域。

小結?請勿在 ESD 源和 TVS 之間的區域中布置未受保護的電路。?在設計規則允許的情況下，將 TVS 放置在連接器附近。?如果可能，在 ESD 源和 TVS 之間使用直線布線。?如果必須使用拐角，應首選曲線，可接受的最大角度為 45°。 2.3、通過過孔進行布線 最好是在 PCB 上從 ESD 源布線到 TVS，而不用通過過孔切換層。圖 2-5 顯示了兩個示例。在第 1 種情況中，ESD 源與 TVS 之間沒有過孔，所以 IESD 會被迫進入 TVS 保護引腳，然后經由過孔到達受保護的 IC。在這種情況下，過孔由 L4 表示（圖 2-1 中）。在第 2 種情況中，IESD 在受保護 IC 和過孔之間分支并到達 TVS 保護引腳。在這種情況下，過孔由 L2 表示（圖 2-1 中）。應避免這種做法。過孔的電感位于 TVS 和從 ESD 源到受保護 IC的路徑之間。這樣就有兩種不利影響：因為電流會尋找阻抗最小的接地路徑，受保護 IC 可能受到 IESD 中電流的沖擊，任何通過過孔的電流都會增加提供給受保護 IC 的電壓 L VIA(dIESD/dt)。

在有些情況下，設計人員別無選擇，只能將 TVS 放在與 ESD 源不同的層上。圖 2-6 展示了第 3 種情況，這是第2 種情況的一種變體。在第 3 種情況中，在 IESD 與受保護 IC 建立路徑之前，IESD 會被迫進入 TVS 的保護引腳。這對第 2 種情況來說是可以接受的折中方案。

這三種情況代表了在 ESD 源與受保護 IC 之間使用過孔的示例。最好避免采用這種做法，但如有必要，則第 1 種情況是優選方法，應避免第 2 種情況，如果沒有替代方法時，則可接受第 3 種情況。 小結?如果可能，避免 ESD 源和 TVS 之間的過孔?如果在 ESD 源和受保護 IC 之間需要過孔，請在使用過孔之前直接從 ESD 源布線到 TVS 2.4、優化 ESD 的接地方案 僅當 TVS 具有極低電感的接地路徑時，成功消除ESD源和TVS之間的所有寄生電感才會有效。TVS 接地引腳應連接到同一層的接地平面，且該接地平面與直接相鄰層上的另一個接地平面耦合。這些接地平面應通過過孔拼接在一起，其中一個過孔緊鄰 TVS 的接地引腳（參閱圖 2-8）。 圖 2-7 顯示了單通道 TVS 周圍的 PCB 電感（如前文圖 2-1 中所示）。本節僅考慮 L3 處的電感。請注意，在消除L2 的情況下，在 ESD 事件期間提供給受保護 IC 的電壓將為 VESD = Vbr_TVS + IESD RDYN(TVS) + L3(dIESD/dt)，而在 8kV 下，dIESD/dt = 4 × 10^10。顯然，L3 必須盡可能地降低。

為了降低 L3，TVS 接地引腳最好直接連接到耦合的接地平面。圖 2-8 展示了連接到頂層接地平面的 TVS 的接地焊盤。這里有四個拼接過孔，將頂層接地平面與內部接地平面連接。根據層數和電路板設計，這些過孔可能連接到多個接地平面層。接地機箱螺栓位置也非常接近 TVS 接地焊盤。類似這種的接地方案會為 L3 帶來極低的接地阻抗。

因為封裝類型，圖 2-8 與某些類型的 TVS 無關。采用 BGA 封裝且接地引腳被其他引腳圍繞的 TVS 需要通過過孔連接一個內部接地平面，最好是多個耦合的接地平面。圖 2-9 展示了一個具有這種接地引腳的 TVS。

需要構建過孔以提供盡可能小的阻抗。由于趨膚效應，最大化 GND 過孔的表面區域可以將接地路徑的阻抗最小化。因此，使過孔焊盤直徑和過孔鉆取直徑盡可能大，從而使過孔表面外部和內部的表面積最大化。接地平面在GND 過孔的臨近區域內不應斷開。如果可能，將 GND 過孔與多個層上的接地平面連接，以盡可能減少阻抗。GND 過孔應使用非導電填充物（如樹脂）而不是導電填充物填充，目的是保留由鉆孔產生的過孔內部的表面積。GND 過孔應當電鍍在 SMD 焊盤上。GND 過孔和非接地平面（例如電源平面）之間的間隙應保持最小。這會增加電容，而電容可以降低阻抗。
3、結論 只要采用適當的技術就能成功地在系統中設計 ESD 保護。按照這些 ESD 布局指南概要操作將確保 TVS 具有耗散ESD 的最佳條件。 總結： ?控制 TVS 周圍的阻抗以耗散 ESD 電流 IESD：– 盡可能減小 ESD 源與通過 TVS 的接地路徑之間的電感– 在設計規則允許的情況下，將 TVS 放置在連接器附近– 使受保護的 IC 與 TVS 之間的距離遠遠超過 TVS 到連接器的距離。– 請勿在 TVS 和受保護線路之間使用殘樁，直接從 ESD 源布線到 TVS– 盡可能減小 TVS 與接地之間的電感至關重要 ?限制 EMI 對未受保護的電路的影響：– 請勿在 ESD 源和 TVS 之間的區域中布放未受保護的電路– 在設計規則允許的情況下，將 TVS 放置在連接器附近– 如果可能，在 ESD 源和 TVS 之間使用直線布線– 如果必須使用拐角，應首選曲線，可接受的最大角度為 45° ?正確使用通孔以盡可能通過 TVS 實現 ESD 耗散最大化：– 如果可能，避免在 ESD 源和 TVS 之間使用過孔– 如果在 ESD 源和受保護的 IC 之間需要過孔，請在使用過孔之前直接從 ESD 源布線到 TVS ?使用阻抗極低的接地方案：– 將 TVS 接地引腳直接連接到同一層的接地平面，確保該接地平面在附近有縫合到相鄰內部接地平面的過孔– 盡可能使用多個接地平面– 使用機箱螺絲，連接到 PCB 接地，放置在 TVS 和 ESD 源附近（例如，連接器接地屏蔽層）– 使用大直徑和大鉆孔的過孔，以降低阻抗。

PDF文檔鏈接：

TI-ESD-Layout.pdf